絨絨君2020-12-29 16:15:22

1、透過quaitusII建立一個block diagram/schematic file檔案，當然也可以是HDL語言編寫的檔案。這裡主要是為了方便說明13。0。1版本也是可以利用自帶系統進行模擬的。

2、block檔案編寫完成後，點選開始編譯按鈕（start compilation），需要幾分鐘的軟體編譯就會自動結束。

3、注：編譯可以幫助我們檢查程式，會有錯誤／警告等資訊的提示。

4、為了模擬我們需要新增訊號源，透過file——new開啟一個彈窗，我們選中：

5、Verification/Debugging files——university program VWF。

6、在新彈出的視窗中，點選：Node finder。

7、注：這樣可以列出我們block程式中的所有端子，便於進行與訊號源的分配。在新的彈窗中，我們點選：list，列出所有輸入輸出端子後，我們點選全部轉移icon。然後點選：ok。

8、在新的視窗中，針對每一個輸入，我們可以每項都點選clock icon進行頻率的設定。

以上設定完畢，在模擬方面，我們透過simlation——options，在新的小彈窗中，我們選中：quartusII simulator。

9、此時會彈出一個新的模擬介面，我們點選：RTL simulation icon就開始模擬了。