PS：2020。03。20 繼續ESD章節，各位準備發車了！

ESD到底如何測試呢？上一篇中講到，任意兩個PIN腳都能存在靜電洩放回路，這個電路才是設計合格的。所以我們驗證它是否能滿足我們的日常的ESD需求，就必須任意兩個腳都要測試到（Zap打兩次電壓，正負各打一次）。

翻開教材，以最簡單的四個PIN腳的電路來給大家講解一下柯教授是怎麼做的。下面的晶片是最簡單的5個PIN腳的電路，電源VIN，地是GND，兩個I/O口OUT和EN，最後一個是NC腳，NC腳一般內部會擺置一個ESD器件，但是由於這個PIN腳沒有連線，所以測試ESD的時候我們不會對他進行測試。NC腳內部的ESD器件只是當我們需要晶片改版（metal change）的時候，如果改版後NC腳變成一個I/O腳，那麼可以不用修改底層電路（指層級很低的mask，每修改一次就要耗費鉅額費用），只需修改金屬層就可以實現，這個時候這個內部提前預留的ESD就發揮作用了，總之面積允許的情況下，NC腳預留ESD可以為以後節省費用和麻煩。

Pic1

電源：VIN

地：GND

I/O：OUT和EN

總共分為4個

靜電放電測試

，主要如下：

1.I/O PIN靜電放電測試：

I/O PIN

靜電測試

從名字上看就是測試I/O的，那麼I/O是對誰測試呢？當然是對電源和地了。

A。I/O對電源的ESD測試（包含

正負電壓測試

）

B。I/O對地的ESD測試（包含正負電壓測試）

正負電壓測試就是指電源為正，I/O為負；或者電源為負，I/O為正。通常電壓會以250V或500V為一個等級，一般從500V開始，往上打，判斷是否pass的標準是I/V曲線是否發生變化，這個下面會講到。

如Pic中，此項測試包含下列動作：

OUT正，VIN負；OUT負，VIN正。OUT正，GND負；OUT負，GND正。

EN正，VIN負；EN負，VIN正。EN正，GND負；EN負，GND正。

2.PIN TO PIN測試：

僅單純地指I/O PIN之間互相打。

A。電源和地float，某一個I/O對其他所有剩下的I/O PIN綁在一起打正壓。

B。電源和地float，某一個I/O對其他所有剩下的I/O PIN綁在一起打 負壓。

由於Pic1中只有兩個I/O，所以只能打兩次：

OUT對EN打正；OUT對EN打負。

假設存在三個I/O PIN，分別是A，B，C，那麼就需要：A正，BC負；A負，BC正；B正，AC負；B負，AC正；C正，AB負；C負，AB正。總共打6次。

3.電源和地測試：

A。所有的I/O float，每個電源對地分別打正；

B。所有的I/O float，每個電源對地分別打負。

在Pic1中就是VIN對GND打正，VIN對GND打負。如果存在多個電源，需要分開打。

4.Analog 放電測試：

這是一種特殊的情況，當存在

差分

輸入對是PIN腳時，需要將其他所有PIN都float，單獨對這兩個輸入PIN分別打正負。

以上是HBM，也就是

人體放電模式

的教科書般的測試過程。

CDM是指元器件放電模式，測試的時候，會先對晶片的地GND透過

限流電阻

（很大的電阻）進行充電（正壓或者負壓），必須要限流哦，否則P襯底電壓抬高PN導通電流過大就完蛋了，然後分別對其他的PIN腳放電即可。

好了，聊完了教科書般的測試，那我們實際測試的時候究竟是不是按照教科書操作的呢？

以一個多電源，多I/O腳，多地的晶片為例，給大家介紹下實際晶片在測試HBM的時候大概什麼流程。

某晶片chipRev0：

電源：V1，V2，V3

地：G1，G2

I/O：A，B，C，D

在進行打ESD之前，要進行分類，分成哪幾類呢？

V1和其餘剩下所有PIN腳（包含V2，V3，G1，G2，A，B，C，D）

正負

都打；

V2和其餘剩下所有PIN腳，正負都打；

V3和其餘剩下所有PIN腳，正負都打；

G1和其餘剩下所有PIN腳，正負都打；

G2和其餘剩下所有PIN腳，正負都打；

I/O PIN 對其他所以剩下I/O綁在一起。

是不是和柯教授的的四種分類裡面的前三種一樣呢，只不過是把第三種電源和地的靜電測試併入第一種I/O PIN靜電測試中罷了。

以V1和其餘剩下所有PIN腳（包含V2，V3，G1，G2，A，B，C，D）正負都打為例，具體說一下是怎麼測試的。

先說正電壓，首先會用V1對其餘剩下所有PIN腳綁在一起量一下IV刻度曲線（該曲線是

PN接面曲線

），一般來說，這個曲線肯定是一個標準的PN接面曲線，如果說出來的是

短路曲線

，那就說明內部肯定ESD已經fail了。然後V1對V2打正

電壓250

V（以250V為起點），打完之後，量一下V2對V1、V3、G1和G2綁在一起的IV曲線，為什麼要量這個曲線呢？因為電源對電源打ESD，洩放回路通常只有兩個選擇，源對源直接洩放，源透過地再到另一個源進行洩放，所以，源對源的ESD通常在量IV曲線的時候需要量該源對其他源和地綁在一起的曲線。V1對V3打也是一樣的。接下來是V1對G1打ESD，打完之後也需要量曲線，那麼量誰與誰呢？（通常一個晶片的地會與其他地在晶片內部有一對

二極體

連線起來，起到一個互相鉗位的作用）電源對某個地打ESD的時候，洩放回路通常是這個電源到這個地的ESD，所以我們只需要量這個電源和這個地之間的

IV曲線

即可。接下來V1對A打，那這個洩放回路就多了，有可能是直接的V1對A的洩放回路，也有可能是V1對地，地再對A的洩放回路，也有可能是V1對其他源，其他源再對A的洩放回路，還有可能是V1對其他I/O，其他I/O再對A的洩放回路；所以量曲線的時候，需要將A對其他所有線綁在一起量I/V曲線。如果以上都PASS，我們會挨個繼續打500V，750V等，直到打到你的SPEC所要求的ESD能力為止。

​柯教授說通常對一個PIN腳的測試會zap三次，以確保ESD能力無問題，但是我們通常不會在一顆晶片上打三次，因為同一顆晶片打三次除了問題往往很難去debug，所以實際測試的時候我們會通常測試3顆，流程都是一模一樣的。

​打完正壓之後，會換一顆晶片，再去打負壓，打完負壓，會再去打兩顆同樣的負壓以確保無問題。當這些都完成了，我們也就完成了“V1和其餘剩下所有PIN腳（包含V2，V3，G1，G2，A，B，C，D）正負都打”這一項工作。還得繼續下面的工作。

​下面工作中值得一提的是最後一項，也就是柯教授所說的各個I/O之間互相打。打的時候會首先A對BCD綁在一起打，然後是B對ACD打，接下來如是。

​好了，HBM測試這一章就講到這裡，後面會參考柯教授的講義對各個PIN腳不同電壓情況時，我們的ESD權衡與選區，以及各種型別的ESD特性。

感謝關注微信公眾號：芯路

參考文獻：

1。

柯明道

教授ESD technology

site：

http：//www。

ics。ee。nctu。edu。tw/~mdk

er/ESD/index/index1。html

​