使用vivado進行verilog實驗,無法進行模擬,如何解決?1112016-07-14 10:28:53

我也是在Vivado2015。2裡面連自帶的模擬工具也啟動不了。modelsim更別說了。奇怪的是這裡沒有任何提示。vivado你是咋啦?

後面問題解決了,是不小心把模擬設定裡多勾選了只生成 scripts檔案,去掉這個選項就可以正常啟動模擬了。

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?付永明2017-02-18 16:49:37

不知道我的是不是跟你算一樣的問題,版本2016。2,問題如下:

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

百度搜索[XSIM 43-3238] Failed to link the design。XillinX官網給出了回答:

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

按照方法一即如下圖所示:

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

問題解決!!!

使用vivado進行verilog實驗,無法進行模擬,如何解決?劉康2017-03-03 14:54:02

可以確定是VS的問題,解除安裝VS,重新安裝vivado就可以了。

使用vivado進行verilog實驗,無法進行模擬,如何解決?匿名使用者2017-04-25 23:32:48

補充一種是因為C編譯器導致無法模擬的情況吧。

點進elaborate。txt的時候會發現以下報錯:

WARNING: [XSIM 43-3431] One or more environment variables have been detected which affect the operation of the C compiler。

使用vivado進行verilog實驗,無法進行模擬,如何解決?

使用vivado進行verilog實驗,無法進行模擬,如何解決?

回到Vivado的Tcl Console看錯誤提示,看到一條:

The following environment variables have been detected: LIBRARY_PATH

這時候就把LIBRARY_PATH這條環境變數刪掉。怎麼刪呢?按照以下路徑。(為了不影響以後的C編譯最好先儲存以下你要刪掉的環境變數。。不用vivado了之後再添加回去)

此電腦->屬性->高階系統設定->環境變數,然後把相關的環境變數(可能但不限於是 GCC_EXEC_PREFIX、CPATH、C_INCLUDE_PATH、CPLUS_INCLUDE_PATH、

OBJC_INCLUDE_PATH、COMPILER_PATH、LIBRARY_PATH )刪掉就好了。

最後,記得重啟!一定要重啟!

不出意外的話就可以模擬了。

使用vivado進行verilog實驗,無法進行模擬,如何解決?akonwang2017-12-12 10:26:43

2015。4,模擬中斷,後再模擬出現這個錯誤,解決方法,就是還原下工程到錯誤之前的,解決了。