前面的兩篇文章介紹了矽基光電子的應用場合與潛力，以及國內外的發展狀況。

從本文開始將介紹矽基光電子器件，包括各種無源與有源器件。本文將介紹矽光的光波導。

1。SOI波導結構：

前文討論了幾種不同結構的矽光波導結構，包括二氧化矽波導，有機聚合物波導，氮化矽波導與SOI波導。其中SOI波導由於具有優異的效能且能與CMOS工藝相容而在矽光中得到廣泛應用。由於SOI波導的高折射率差特性，為維持光波導的單模傳輸特性，其波導芯層截面積很小（厚度僅200nm左右），考慮到單模光纖的纖芯一般在9um左右，故單模光纖與SOI波導耦合時存在較大模場失配，其耦合損耗較大，這也是矽光發展的一個產品化技術難點。考慮到耦合問題，以及有源器件的結構，眾多的SOI結構被提出，其中包括條型（strip）波導：其是最常用的普通波導結構，其結構較為簡單緊湊，能夠有較小的極限彎曲半徑，但存在較大的與單模光纖的耦合損耗，主要用於一般的無源器件；大截面積脊型（rib/ridge）波導：其具有較大的橫向尺寸，能夠以較低耦合損耗和單模光纖進行端面耦合，其被廣泛使用在有源光器件中，其兩邊的平臺能夠方便的與電極形成接觸，同時矽的厚度不等，其等效折射率也不同，從而能夠在橫向也形成較強的光波導限制；新型的槽型（slot）波導：基於電場在高折射率差的介面處不連續的特性，將光限制在中間凹槽處，透過在凹槽中加入不同材料，能夠更自由的調製器件的非線性，目前有團隊使用有機聚合物填充凹槽實現了100G超高速的調製器；光子晶體（PhC）波導：能夠加強器件的非線性；亞波長光柵（SWG）波導：增加了光波導設計的自由度，能夠實現和單模光纖的低損耗耦合，同時使用二維SWG結構還能實現偏振分束的功能；亞波長光柵槽（SWGS）波導：在SWG波導中間加了一個凹槽，進一步增加了設計自由度，同時結合了SWG波導與槽波導的優點；與表面等離子激元槽（SPP-slot）波導：能夠實現光器件的小尺寸，超緊湊結構。下圖圖顯示了上述不同SOI波導結構：

不同型別的SOI光波導

2。SOI波導數值模擬演算法：

對於無源光波導，其理論較為簡單，其基本思路是使用麥克斯韋方程組，並進行簡化得到偏微分形式的赫姆霍茲方程，加上一定的邊界條件，同時考慮電磁場的邊界連續性條件，根據光在芯層中以三角函式振盪，在包層呈指數衰減等條件，得到TE與TM模的本徵方程（與波導結構，材料與波長有關），從而解出本徵解傳播常數

與一維波導針對特定模式的有效折射率：

對於二維波導結構，一般使用近似的馬卡提利近似求解，或使用等效折射率法（EIM）法將二維波導結構等效為一維結構以簡化計算。但這兩種方法均存在一定誤差，對脊波導等結果精度較低。

對於光沿波導傳輸的數值模擬，一般有光束傳播方法（BPM）與本徵模式展開法（EME）。BPM使用近軸近似，同時忽略光場快速變化，計算量少，其僅能計算標量場，無法計算偏振相關特性，主要用於計算弱波導限制的結構，對大角度與相位敏感，無法精確計算矽光的眾多器件。EME在頻域計算麥克斯韋方程組，計算精度高且快，其將器件沿傳播方向分段，計算每段的本徵模式，當器件長度變化時，無需重新計算，在對器件掃描時費時較少。

以上兩種方法主要計算較為簡單的光波導結構，EME可以使用Lumerical公司的Mode solution求解，BPM可以使用RSoft求解。此外還有基於EIM的2。5D-FDTD演算法，其將二維光波導結構透過有效折射率法轉為一維波導，對一維波導結構進行FDTDi求解，其精度介於2D-FDTD與3D-FDTD之間，且求解速度較快，其可以使用Mode solution求解。

對於複雜三維結構，我們一般需要使用三維模擬，其方法主要分為有限差分方法（FDM）與有限元方法（FEM），其對應的商業軟體分別為Lumerical公司的FDTD solution與CMOSOL。其區別在於FDM使用方形網格，FEM使用三角網格。但這兩種方法在分析大面積複雜結構（如AWG）與高Q器件（如微環諧振腔）時計算量較大，耗時長，此時可以對器件進行分段計算，或採用解析解與數值分析相結合的方法。

對於有源光器件，其理論模型較為複雜，包括光波導理論，能帶理論，載流子遷移理論，高速射頻電路等。需要多物理場互動，可以使用Lumerical公司的Device solution與COMSOL Multiphysics進行模擬，同時需要使用ADS等軟體進行電模擬，其設計較為複雜，這裡不再贅述。

3。SOI波導損耗：

光波導的損耗主要包括散射損耗，吸收損耗與輻射損耗。吸收損耗主要指矽帶內的自由載流子吸收。輻射損耗指彎曲波導光將部分洩露而產生的損耗，為了實現矽光的高度整合，我們需要其彎曲半徑儘可能小，一種方案是採用錐型結構，使彎曲部分波導寬度減少。散射損耗主要指刻蝕光波導時，波導側壁較為粗糙使光在側壁發生散射從而增加損耗，其可達0。2-0。3dB/cm，一般波導越薄，模式越高散射損耗越高。目前有眾多的方案被提出用以減少側壁粗糙度：1）使用更高的溫度與更長的熱氧化時間進行二次氧化。2）使用SiN進行表面封裝，或在氫氣中退火。3）使用液化溶解。4）使用化學拋光等。上述方案各有優缺點，能夠實用化的可能是方案3），方案1）與2）工藝複雜，與CMOS工藝不相容，會對其他器件產生影響。下圖顯示了未進行表面處理的矽波導與進行側面表面處理的矽波導的掃描電鏡圖。

未進行表面處理的矽波導與進行側面表面處理的矽波導的掃描電鏡圖

4。SOI光波導工藝

工藝與普通半導體工藝相近，不再贅述，略。

參考文獻：

Lukas Chrostowsk，Michael Hochberg。 Silicon Photonics Design［M］，Cambridge University Press，2015。

Wang J ， Long Y 。 On-chip silicon photonic signaling and processing： a review［J］。 Science Bulletin， 2018， 63（19）：37-80。

Xia Q ， Murphy P F ， Gao H ， et al。 Ultrafast and selective reduction of sidewall roughness in silicon waveguides using self-perfection by liquefaction［J］。 Nanotechnology， 2009， 20（34）：345302。