Wei S2017-04-13 08:08:46

是

知乎使用者2017-04-13 08:39:27

一樣啊，鋪多層用via連結，往細了說就長了，沒時間打那麼多，自己多看看書吧。

《CMOS VLSI Design A Circuits and Systems Perspective》

至於capacitance的問題，你仔細想一想，最簡單的理解方法大概就是抽象簡化成平行板電容器了，d在上面還是下面？這樣就明白為啥大了吧。

King2017-04-22 23:56:52

還有個叫矽通孔（Through Silicon Via， TSV）的技術，是做三維積體電路的，就是一個晶片多層電路。

氧化鋅2017-04-26 02:49:29

這個問題我也是醉了，如何在device上面鋪si？鋪上了si，dielectric怎麼辦？是不是還要留一點spacing？。。。。不論什麼工藝，都是做不出來的啊

卷積雲2017-05-21 22:46:32

差不多，但不是。你這樣的理解，不影響畫電路，但是實際情況稍有不同。

晶片最下面是substrate，是矽。在晶片生產車間裡，作為原料的空白矽片就是一大片純substrate。生產過程中，先在substrate上透過N道工序印刷出電路元件；然後在上面覆蓋第一層絕緣層（二氧化矽）和穿過該絕緣層的垂直導通線via1；在此絕緣層上印刷metal1；在metal1上面是第二層絕緣層和穿過它的via2；再上面是metal2……以此類推，直到最上面的一層metal。這個metal上會留出一些方形區域做連線封裝引腳用的PAD；除了PAD區域外，其他地方再覆蓋一層比較厚的絕緣層，用來作為外表面保護內部電路。