許三少142021-12-24 23:29:56

組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。

所謂邏輯問題的描述，就是將文字描述的設計要求抽象為一個邏輯表示式。

通常的方法是：先建立輸入輸出邏輯變數的真值表，再由真值表寫出邏輯表示式。有些情況下，可由設計要求直接建立邏輯表示式。

數位電路分為組合邏輯電路和時序邏輯電路兩類，組合邏輯電路的特點是輸出訊號只是該時的輸入訊號的函式，與別時刻的輸入狀態無關，它是無記憶功能的。

組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。